[其他]報文通信接口電路

無效

• 申請號: 87103247
• 申請日: 1987-04-29
• 公開（公告）號: CN87103247A
• 公開（公告）日: 1987-12-30
• 發明（設計）人: 吉多·雷米·馬塞爾·加洛皮恩
• 申請（專利權）人: 阿特阿公司
• 主分類號: H04L11/02
• 分類號: H04L11/02
• 代理公司: 中國專利代理有限公司
• 代理人: 匡少波,何耀煌

本發明涉及用于在兩臺處理機之間通過報文進行通信的接口電路，除了輸入/輸出電路以外，該接口電路還包括對報文采用先進先出工作方式的緩沖器電路。

已知的能夠使兩臺微處理機彼此相配合的這種接口電路，由一種包含一系列數據觸發器的長移位寄存器所組成。

在具有8位數據總線和128位長移位寄存器的情況下，這種電路需要大量的晶體管。

此外，由于通過移位寄存器進行數據的移位占用一定的時間，所以使用移位寄存器相對地顯著降低了通信速度。

本發明的目的是排除這種不利因素和提供一種既經濟又能在處理機之間進行更快速的通信的報文通信接口電路。

為此，該接口電路包括：

（1）兩個先進先出型的緩沖器電路，它們彼此反并行連接并一起構成對報文采用的雙向緩沖器，這種緩沖器能夠通過輸入/輸出電路同兩處理機連接;每個緩沖器電路包含：

一個靜態隨機存取存儲器，它具有能夠異步地讀出及寫入其地址的雙存取端口;

-兩個計數器，即，寫計數器和讀計數器，它們跟蹤來自上述存儲器的地址;

-把由讀記數器所給的地址同由寫計數器所給的地址進行比較的比較器;以及

一連結到比較器以及計數器的輸入端的檢測器，它用來指示存儲器是滿或者空;

該接口電路進一步包括：

-兩個狀態寄存器，它們連接到兩個緩沖器電路并具有如下的位功能：報文是否有效，報文是否收到，緩沖器電路是否滿，緩沖器電路是否空;

-兩個命令寄存器，它們與兩個緩沖器電路以及兩個狀態寄存器連結，并具有如下位功能：報文是否有效，報文是否收到;和

-兩個與緩沖器電路連接的中斷電路，用于按照對應的緩沖器電路的狀態控制兩個處理機。

包含具有雙存取端口的靜態隨機存取存儲器和兩個記載該存儲器地址的計數器的先進先出型緩沖器電路是已知的，并且，把這種緩沖器電路用于兩臺處理機之間的接口電路中也是已知的。但是，已知的接口電路不包含兩個彼此反并行連接的緩沖器電路。不過，為了擴大存儲器并從而增加緩沖器電路的信息存儲能力，已知的接口電路或者具有一個這種緩沖電路，或者具有兩個或更多的彼此并行連接的這種緩沖電路。因此，這種已知的接口電路也可以工作，但是只能在一個方向把信息從一個處理機傳送到另一個處理機。此處，已知的接口電路更適合于傳送比緩沖器電路中的地址包含更多位數的信息，而不適合通過這樣的報文進行通信，即，這些報文含有的位數明顯地少于緩沖器電路中地址所含有的位數。

上述已知的接口電路的目的是在一個方向上盡可能快地把信息從一個微處理機傳送到另一個微處理機，但是在讀出期間不可能再確定信息的起始和結束的位置。當必須獲得這種指示時，就必須在信息中加上必要的軟件，依靠這種軟件，在信息開始和結束時給出指示信號。

本發明的接口電路不需要這種軟件。本發明的接口電路允許以多種方式（或者以多種模式）工作，而所述已知的接口電路只能以一種方式（或者以一種模式）工作。

在本發明的最佳實施例中，本發明的接口電路是在單一芯片上實現的。

從以下關于本發明的報文通信接口電路的敘述中，本發明的其他細節和優點將會體現出來;僅作為例子給出這種說明，它不限制本發明;說明中的標號與附圖中的標號一致。

圖1是本發明的接口電路的方塊圖。

圖2是如圖1中所示的接口電路的緩沖器電路的更詳細的方塊圖。

在兩張圖中，相同的標號表示相同的部件。

如圖1中所示的接口電路包括兩個先進先出型的緩沖器電路，它們彼此反并行連接。

所述電路一起構成對報文采用的雙向緩沖器。

一個緩沖器電路工作在一個方向，另一個緩沖器電路工作在另一個方向。圖1中用箭頭2表示所述方向。

圖2中用圖解法表示所述緩沖器電路1的結構，并將進一步給予說明。

兩個緩沖器電路1以如下的方式連接到第一處理機和第二處理機，即，第一緩沖器電路以其輸入端，第二緩沖電路以其輸出端，借助數據總線結構3，通過第一輸入/輸出電路4連接到第一處理機;第一緩沖電路以其輸出端，第二緩沖電路以其輸入端，借助數據總線結構3，通過第二輸入/輸出電路4連接到第二處理機。

兩個輸入/輸出電路4具有相同的、對本領域技術人員來說是顯而易見的結構，對此將不作詳細說明。它們具有各自的、通常形式的譯碼器，用于處理來自處理機的讀和寫信號以及選擇信號，并把這些信號送到緩沖電路1。

所述電路4還通過線路10各自與兩個緩沖電路1連接。