[其他]超大規模計算機

無效

• 申請號: 87106067
• 申請日: 1987-08-29
• 公開（公告）號: CN87106067A
• 公開（公告）日: 1988-03-09
• 發明（設計）人: W·丹尼爾·西里斯
• 申請（專利權）人: 智能機器公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F9/28
• 代理公司: 上海專利事務所
• 代理人: 顏承根

1、一種包含多個處理器單元的并行計算機，其特征在于每個處理器單元包括一個處理器，讀/寫存貯器以及控制電路，所述的控制電路包括：

在所述并行計算機中，通過把確定地址的信息包從一個處理器單元傳送到另一單元的用于互連所述處理器單元的手段；

保護正在第一組運算處理器單元和第二組運算處理器單元間傳輸的信息包的手段，其中所述并行計算機被分成二個或多個處理器單元，互相間不相影響。

2、如權利要求1所述的計算機，其特征在于，互連裝置包括位于處理器單元間的通信線以及用于把信息包傳送給所述通信線的傳送裝置，所述傳送裝置包括按優先原則控制所述通信線存貯的裝置，并且所述保護裝置包括給所述控制裝置賦值以防止對通信線進行存取的手段。

3、一種并行計算機，其特征在于它包括其中每個都能執行串行命令的多個處理器以及能區分將由所述多個處理器并行處理的和不用多個處理器處理的指令之間差異的手段。

4、如權利要求3所述的計算機，其特征在于所述的用以區分指令之間差別的手段是每條指令中的標志位，以及當標志位確定是并行指令時，用于檢測所述標志位并使并行指令實現的手段。

5、一個并行計算機包括：

幾個處理器，每個都有其自己的寫/讀存貯器，

通過信號線互連所述處理器以形成超立方體的手段，

把所述多個處理器分成至少為第一和第二同構組的手段，所述組相對于包含在與所述處理器相關的讀/寫存貯器中的數據來說，也是同構的，

用信號線在超立方體中互連所述處理器，在執行計算機指令的過程中，通過比較在第一和第二組并行計算機所完成的指令結果來檢側錯誤的裝置。

6、并行計算機，其特征在于包括：具有各自讀/寫存貯器的多個處理器，使所述每個處理器和讀/寫存貯器工作得以模擬其他處理器的手段，以及遞歸控制所述處理器包括模擬其他處理器的裝置，使一個處理器控制至少另一個處理機，而另一處理器控制至少一個其他處理器。

7、一種并行處理器，其特征在于包括：多個處理器和用于發送所述處理器間信號的裝置，所述裝置包括在所述處理器間的信號線，在所述處理器間傳輸確定地址的信息包的裝置，把指令從第一處理器傳送到選定的其他處理器的裝置，以及在第一處理器上用于監測來自被選定的其他處理器上通信線上表明傳送指令的執行情況的裝置。

8、如權利要求7所述的并行計算機，其特征在于進一步包括使指令的傳送同步響應于由監測裝置檢測有信號的裝置。

9、一種檢測并行計算機的運行中出錯的方法，其特征在于包括下列步驟：

各自都具有讀/寫存貯器的多個處理器與信號線相互連接，形成超主體結構，

把這些處理器分成第一和第二個處理器的同構組，所述組對于與所述處理器相連的每個讀/寫存貯器中的數據也是同構的。

利用與處理器互連的信號線形成超立體結構，通過比較第一和第二組處理器上的并行執行計算機指令的結果來檢測錯誤。