[其他]超大規(guī)模計(jì)算機(jī)

無效

• 申請?zhí)枺?/td>: 87106067
• 申請日: 1987-08-29
• 公開（公告）號: CN87106067A
• 公開（公告）日: 1988-03-09
• 發(fā)明（設(shè)計(jì)）人: W·丹尼爾·西里斯
• 申請（專利權(quán)）人: 智能機(jī)器公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F9/28
• 代理公司: 上海專利事務(wù)所
• 代理人: 顏承根

本發(fā)明涉及大規(guī)模并行處理機(jī)，特別涉及對上述參照的日本專利號第109776/84和美國專利號4，598，400中所首先揭示的方法和裝置的改進(jìn)。

如上述′400專利中圖1A（在此以圖1形式重視）所示，那些發(fā)明的計(jì)算機(jī)系統(tǒng)包括：主機(jī)10，微控制器20，并行處理集成電路35的陣列30，數(shù)據(jù)源40，第一緩沖器和多路轉(zhuǎn)換器/多路分配器50，第一、第二、第三和第四雙向總線控制電路60、65、70、75，第二緩沖器和多路轉(zhuǎn)換器/多路分配器80，以及數(shù)據(jù)接收器90。主機(jī)10可以是經(jīng)過適當(dāng)編程的市場上有售的通用計(jì)算機(jī)，例如數(shù)字設(shè)備公司生產(chǎn)的VAX（TM）計(jì)算機(jī)。微控制器20是慣常設(shè)計(jì)的指令序列發(fā)生器，它能產(chǎn)生通過32位并行總線22而應(yīng)用于陣列30的指令序列。微控制器20在線26上接收來自陣列30的一個(gè)信號。該信號是可用于數(shù)據(jù)輸出和狀態(tài)信息的通用信號或GLOBAL信號。總線22和線26并行連到每個(gè)集成電路35。結(jié)果，來自微控制器20的信號同時(shí)加到陣列30中的每個(gè)集成電路35上，通過線26加到微控制器20上的信號由組合該陣列中所有集成電路35的輸出信號所構(gòu)成。

陣列30包含成4個(gè)相同的集成電路35，并且每個(gè)集成電路35包含幾個(gè)相同的處理器/存貯器36。在′400號專利所揭示的實(shí)施例中，指出陣列可以包含有32，768（＝2¹⁵）個(gè)集成電路35;每個(gè)集成電路35可包含32（＝2⁵）個(gè)相同的處理器/存貯器36。在遞交該專利申請案時(shí)，包含至多4096（＝2¹²）個(gè)相同集成電路35，并且每個(gè)集成電路包含16（＝2⁴）相同處理器/存貯器的陣列已由受讓者作為連接機(jī)（TM）計(jì)算機(jī)被生產(chǎn)以及發(fā)運(yùn)。

處理器/存貯器36按二種幾何結(jié)構(gòu)構(gòu)成和互聯(lián)。一種幾何結(jié)構(gòu)是慣用的二維網(wǎng)絡(luò)型式，其中處理器/存貯器按長方矩陣構(gòu)成并連到該陣列中的四個(gè)最近的相鄰單元上。為了說明方便，該陣列的邊用東、南、西、北表示。為了使每個(gè)處理器/存貯器與其四個(gè)最近相鄰單元相連，每個(gè)處理器/存貯器是通過網(wǎng)格上每行和每列相鄰的處理器/存貯器之間的電導(dǎo)線相連接的。

第二種幾何結(jié)構(gòu)是15維的n-立方體的布爾結(jié)構(gòu)。為了理解n-立方連接型式，對集成電路從0到32，767加以編號，并用15位二進(jìn)制數(shù)字來表示這些數(shù)字和地址是有幫助的。就象我們可以用二位數(shù)字，其中一個(gè)表示二維網(wǎng)絡(luò)中第一維的位置，另一個(gè)表示第二維的位置來指定二維網(wǎng)絡(luò)中一個(gè)物體的位置一樣，以此類推，可用一個(gè)數(shù)字來限定一個(gè)集成電路在布爾15-立方體的15維中的一維的位置。然而，在一個(gè)n-立方體中，一個(gè)集成電路在每一維中只能有兩種不同狀態(tài)0和1中的一個(gè)，這樣，15個(gè)二進(jìn)制的數(shù)字可用作集成電路地址，并表示集成電路在n-立方的15維中的位置。更進(jìn)一步說，由于一個(gè)二進(jìn)制數(shù)只能有二個(gè)值，0和1，同時(shí)由于每個(gè)集成電路由15個(gè)二進(jìn)制數(shù)唯一確定，所以每個(gè)集成電路具有與其進(jìn)位地址只相差一位的15個(gè)其他集成電路。我們把這15個(gè)二進(jìn)制地址僅與第一個(gè)集成電路二進(jìn)位地址相差一位的集成電路稱為該第一個(gè)集成電路的最近相鄰單元。那些熟悉漢明距離的數(shù)學(xué)定義的人將發(fā)現(xiàn)，該第一集成電路與15個(gè)相鄰最近單元中每個(gè)相隔一個(gè)漢明距離。

為了使上述參照申請中的集成電路35按布爾15-立方體形式連接，每個(gè)集成電路就由15根輸入線38和15根輸出線39與其最近相鄰的單元相連。連到每個(gè)集成電路35的15根輸入線38中的每根是與波爾15-立方體型式的15維中每一個(gè)相聯(lián)系的，同樣，每個(gè)集成電路35的15根輸出線39中的每根是與不同的維相聯(lián)系的。布爾n-立方型連線的詳細(xì)情況由日本專利申請128，294/86案提供。為了允許布爾15-立方體型通過互連型式的通信，計(jì)算的結(jié)累是按信息包的形式構(gòu)成;這些包根據(jù)構(gòu)成包的一部分的地址信息，在通過每個(gè)集成電路中的發(fā)送電路中從一個(gè)集成電路發(fā)送到另一個(gè)集成電路。

典型的一個(gè)處理器/存貯器26由′400專利申請的圖7A詳細(xì)說明。如圖7A所示，該處理器/存貯器包括32×12位隨機(jī)存貯器（RAM）250，算術(shù)邏輯單元（ALU）280和標(biāo)志控制器290。ALU對三種來源的數(shù)據(jù)起作用，即RAM中的二個(gè)寄存器和一個(gè)標(biāo)志輸出信號，并產(chǎn)生二個(gè)輸出信號，被寫入一個(gè)RAM寄存器的和輸出信號以及能在標(biāo)志控制器中某個(gè)寄存器和某個(gè)其它處理器/存貯器中可用的執(zhí)行輸出信號。