[其他]用于存儲陣列的控制電路無效
| 申請號： | 88100657 | 申請日： | 1988-02-05 |
| 公開（公告）號： | CN88100657A | 公開（公告）日： | 1988-08-17 |
| 發明（設計）人： | 戴維德·吉利斯 | 申請（專利權）人： | 德國ITT工業股份有限公司 |
| 主分類號： | H04N5/44 | 分類號： | H04N5/44;H04N7/137 |
| 代理公司： | 中國國際貿易促進委員會專利代理部 | 代理人： | 趙越 |
| 地址： | 聯邦德*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 存儲 陣列 控制電路 | ||
【權利要求書】：
用于存儲陣列的控制電路，它接收相應于任何通用電視標準場的數字信號，并將它們以一增加的速率，最好是二倍的場速率送出，其控制電路包含一帶有用于容納在掃描行中視頻信號器的行存儲器(ZS)的數據壓縮譯碼器(dr)和包含如下列部分的插入濾波器
-第一加法器(a1)其兩輸入分別與行存儲器(ZS)的輸入和輸出相連接，
-減法器(S)，其被減數和減數輸入分別與行存儲器(ZS)的輸入和輸出相連接，
-Z-1乘法器(m1)，其輸出接到第一加法器(a1)的輸出。
-乘法器(m2)，其一輸入與減法器(S)的輸出相連接，另一輸入饋入介于0和1之間可予設的值(V)，按這樣的方法，在一場之中正值有效，相應的負值在下一場有效，而在下一場中正值再一次有效，和
-第二加法器(a2)，其兩輸入分別與Z-1乘法器(m1)和乘法器(m2)的輸出相連接，其輸出端提供輸出信號(sg)。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于德國ITT工業股份有限公司，未經德國ITT工業股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://m.szxzyx.cn/pat/books/88100657/1.html，轉載請聲明來源鉆瓜專利網。
