[其他]用于存儲陣列的控制電路

無效

• 申請號: 88100657
• 申請日: 1988-02-05
• 公開（公告）號: CN88100657A
• 公開（公告）日: 1988-08-17
• 發明（設計）人: 戴維德·吉利斯
• 申請（專利權）人: 德國ITT工業股份有限公司
• 主分類號: H04N5/44
• 分類號: H04N5/44;H04N7/137
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 趙越

根據本發明權利要求的措詞可知，本發明涉及一種用于存儲陣列的控制電路，該電路接收符合任何通常電視標準的場數字信號，并將它們以一增加的場速率，最好是以二倍的場速率送出。因此，本存儲陣列用作為通常的諸如，PAL或SECAM或NTSC電視標準，以其各自的制式在電視接收機的屏幕上產生無閃爍圖象。通過以某一增加的場速率和當是增加的行速率從存儲陣列中讀出信號，（信道中交換失真引起的）亮度失真和顏色失真就可以相當可觀地減少。

由于如果使用商業可供的256Kb，即，2¹⁸位隨機存取存儲器（RAM_S）存儲一電視場，那么就需要若干個這樣的RAM，其數目必須通過在存儲之前進行數據壓縮以減少到適當的程度，在從存儲陣列進行讀出之后，必須緊接著相應的數據增加。

適用于此目的的電路，例如，在Offenlegungss-chrift????DE????3417139A1，在前公開的專利申請EP-A197????165，在先有歐洲專利申請86105444.3（＝1TT????case????P.Pirsch????4）以及期刊“1CC84????Links????for????the????future，1EEE????lnternational????Conference????on????Communications”，1984年第一卷第250到255頁，“Proceedings????of????1EEE”1985年第447到449頁上都已給出。數據壓縮編碼器和數據壓縮譯碼器分別包括用于在一掃描行中容納的視頻信號的行存儲器。

根據本發明的控制電路，在進行其它事情中必須保證，例如，如果存儲的場是以寫入速率的二倍從存儲陣列中讀出，要讀出二次，但是第二次讀出是以這種方式進行的，該場恰當地填入在第一場的行之間的間隔，而這樣產生的幀又包括兩個交錯的場，而它只相當于一個傳輸的場。這是由本權利要求中所描述的插入濾波器來完成的。由于此濾波器還必須與行存儲器合作，因此使用數據壓縮譯碼器中現存的行存儲器是本發明的基本方面。這樣控制電路只包括一個信號行存儲器，其結果是相當可觀地節省了在集成電路蕊片上控制電路所占據的面積。

現參照附圖將本發明進行較詳細地說明，其唯一的圖是本發明實施例的電路圖解。

為了進行描述數據壓縮譯碼器dr只是圖解地示出，它包含予測器pr，加法器aa和行存儲器ZS，其子電路如圖所示地互連。

插入濾波器P與行存儲器是以下面描述的方式合作的。它包括第一加法器a1和減法器，加法器的兩輸入分別與行存儲器ZS的輸入和輸出相連，減法器的被減數和減數輸入分別與行存儲器ZS的輸入和輸出相連接。

第一加法器a1的輸出與2^-1乘法器m1的輸出耦合，減法器S的輸出與乘法器m2的一個輸入耦合，減法器其它的輸入端饋入介于零和1之間的可予設的值V，按這樣的方式，正值在一場之中是有效的，而相應的負值在下一個場期間有效，而正值在下一場期間再一次有效。連接到第二加法器a2輸入的分別是2^-1乘法器m1的輸出和乘法器m2的輸出。第二加法器a2的輸出提供輸出信號sg。

如果在一行期間出現在減法器S和第一加法器a1輸入端上的信號標作h₁，h₂，它們相當于兩連續行的信號，輸出信號sg由下式給出

sg＝h₁（0.5+V）+h₂（0.5-V）

如果V的絕對值大于0.5，例如是+0.6，輸出信號sg將顯示或多或少的強峰效果，它導致屏幕上圖象的已知特性。如果絕對值V小于0.5，將不會產生峰值效應。